Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Download File

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

 

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

        2. IC 7474 (D Flip Flop)

           3. Power DC

4. Switch (SW-SPDT)

          5.  Logicprobe atau LED

3. Rangkaian [Kembali]

    

4. Prinsip Kerja Rangkaian [Kembali]

 Gambar rangkaian di atas merupakan gambar rangkaian J-K Flip Flop dan D Flip Flop dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=1. Flip Flop adalah rangkaian elektronika yang memiliki 2 kondisi stabil. 

    Rangkaian J-K Flip Flop pada kaki input R (Reset) itu terhubung dengan B0 yang bernilai 1, kaki input S (Set) terhubung dengan B1 yang bernilai 1, kaki input J terhubung dengan B2 yang bernilai 0, kaki input clock terhubung dengan B3 yang dimana clock tersebut aktif low dan syarat dari aktif low tersebut harus bernilai 0, kaki input K terhubung dengan B4 yang bernilai 1. Pada rangkaian J-K Flip Flop hal yang pertama kali diliat itu adalah clocknya apakah clocknya aktif low atau aktif high apabila aktif low maka syarat untuk aktifnya rangkaian tersebut harusnya bernilai 0, bahwa disini kaki input R maupun S itu bernilai 1 maka rangkaian tidak aktif dan output Q bernilai 0 sedangkan untuk output Q' bernilai 1 karena kebalikan dari output Q. Untuk kaki input J dan K tidak aktif dikarenakan inputnya tersebut bernilai 1 karena syarat aktif inputnya harus bernilai 0.

    Rangkaian D Flip Flop pada kaki input D terhubung dengan B5 yang bernilai 1, kaki input clock terhubung dengan B6 yang bernilai 1. Pada D Flip Flop ini clocknya aktif high yang dimana syarat dari aktif high ini tersendiri inputnya harus bernilai 1 baru lah rangkaiannya dapat aktif, disini kaki input D bernilai 1 maka rangkaiannya aktif dan output Q bernilai 1 sedangkan untuk Q' bernilai 0 karena kebalikan dari output Q.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

Analisa input dan Output pada masing-masing kondisi, buatlah prosesnya menggunakan rangkaian dalam flip-flop

Jawab:

• Kondisi 1 (B0=0, B1=1, dan B2-B6=X(don't care))

           Pada kondisi 1, kita menggunakan B0=0 yang dihubungkan ke kaki R dan B1=1 yang dihubungkan ke kaki S dan beberapa input lainnya pada kondisi "dont care" sehingga tidak akan memengaruhi outputnya. Didapatkan output Q=0 dan Q'=1 untuk J-K Flip Flop dan D Flip Flop.

• Kondisi 2 (B0=1, B1=0, dan B2-B6=X(don't care))

            Pada kondisi 2, hampir sama dengan kondisi 1, perbedaannya terdapat pada input B0=1 & B1=0 yang mana akan menghasilkan output Q=1 dan Q'=0 untuk J-K Flip Flop dan D Flip Flop.

• Kondisi 3 (B0 dan B1=0, dan B2-B6=X(don't care))

             Pada kondisi 3, juga hampir sama dengan kondisi 1&2,  perbedaannya terdapat pada output B0=0 & B1=0 yang mana akan mengahasilkan output Q=1 dan Q'=1 untuk J-K Flip Flop dan D Flip Flop.

• Kondisi 4 (B0, B1, B6=1, B2, B4, B5=0, B3=Clock)

            Pada kondisi 4, kita menggunakan input clock pada B3 dan menggunakan input 1 pada B6 (sesuai dengan inputan kondisi sebelumnya). Pada kondisi ini input S&R tidak aktif dan output akan dipengaruhi oleh J,K,D dan Clock. Menghasilkan output   untuk J-K Flip Flop Q=1 dan Q'=0 dan D Flip Flop Q=0 dan Q'=1.

• Kondisi 5 (B0, B1, B4, B5=1, B2, B6= 1, dan B3=clock)

             Pada kondisi 5, hampir sama dengan kondisi 4. Perbedaannya terdapat pada inputan B4&B5 yaitu 1. Nilai output dipengaruhi oleh kaki J,K,D dan Clock. Menghasilkan output Q=1 dan Q'=0 untuk J-K Flip Flop sedangkan pada D Flip Flop menghasilkan output Q=0 dan Q'=1.

• Kondisi 6 (B0, B1, B2=1, B3=clock, B4=0, dan B5=don't care, dan B6=0)

            Pada rangkaian J-K flip-flop di kondisi 6, S, R dan K tidak aktif, sehingga outputnya Q=1, dan Q'=0. Sementara pada rangkaian D flip-flop clocknya tidak aktif, sehingga outputnya tetap, yaitu Q=0, dan Q'=1.

• Kondisi 7 (B0, B1, B2, B4=1, B3=clock, dan B5, B6=diabaikan)

            Pada kondisi 7, setelah kita berikan input pada B0-B4 lalu kita putuskan sambungan rangkaian dengan inputan B5&B6 (diabaikan). Menghasilkan kondisi toogle pada output Q dan Q' untuk J-K Flip Flop dan tidak akan menghasilkan output apapun pada D Flip Flop dikarenakan tidak ada input yang masuk.

                                                 

7. Download File [Kembali]

    Download Simulasi Rangkaian [klik disini]

    Download Datasheet IC 74LS112 [klik disini]

    Download Datasheet IC 7474 [klik disini]